误区1：此板对线路板打样的设计要求不高，请使用较细的电线自动排列。

注释：自动布线将不可避免地占用更大的PCB面积，并且同时产生的通孔数量是手动布线的许多倍。在大批产品中，PCB制造商考虑降低价格的因素是线宽和线宽。孔的数量分别影响PCB的产量和钻头的消耗，从而节省了供应商的成本，并且发现降价的原因。

 

误区2：这些总线信号全都由电阻拉，所以我感到放心。

评论：有许多原因需要上拉和下拉信号，但并非所有信号都需要拉出。上拉和下拉电阻器上拉简单的输入信号，电流小于几十微安，但是当上拉驱动信号时，电流将达到毫安级。当前系统通常每个都有32位地址数据，并且如果将244/245隔离​​总线和其他信号上拉，则这些电阻器将消耗几瓦的功耗。

 

误区3：如果未使用的I / O端口悬空

注释：如果未使用的I / O端口悬空，则由于外界的少量干扰，它可能会成为反复振荡的输入信号。 MOS器件的功耗基本上取决于门电路的翻转次数。如果将其拉高，则每个引脚还将具有微安培电流，因此最好的方法是将其设置为输出（当然，没有其他带驱动信号可以连接到外部）

 

误区4：此FPGA还剩很多门，让我们开始吧

注释：FGPA的功耗与所使用的触发器数量和触发器数量成正比。因此，相同类型FPGA在不同电路和不同时间的功耗可能相差100倍。减少用于高速翻转的触发器数量是降低FPGA功耗的基本方法。

 

误区5：这些小芯片的功耗非常低，所以不用担心

评论：很难确定内部不复杂的芯片的功耗。它主要由引脚上的电流决定。空载时，ABT16244消耗的电流小于1 mA，但其指示器是每个引脚。它可以驱动60 mA的负载（例如匹配数十欧姆的电阻），也就是说，满负载的最大功耗可以达到60 * 16 = 960mA，当然，只有电源电流如此之大，热量落在负载上。

 

误区6：内存中有太多控制信号。我的电路板只需要使用OE和WE信号。芯片选择应接地，以便在读取操作期间更快地输出数据。

注释：当芯片选择有效时（无论OE和WE为何），大多数存储器的功耗将比芯片选择无效时大100倍以上，因此应尽可能使用CS来控制芯片，并满足其他要求。可以缩短片选脉冲的宽度。

 

误区7：为什么这些信号会出现过冲？只要匹配得好，就可以消除

注释：除了一些特定的信号（例如100BASE-T，CML）之外，还有过冲。只要不是很大，就不必匹配。即使匹配，也不必匹配最佳匹配。例如，TTL的输出阻抗小于50欧姆，甚至小于20欧姆。如果使用如此大的匹配电阻，则电流将非常大，功耗将是不可接受的，并且信号幅度将太小而无法使用。此外，一般信号在输出高电平和输出低电平时的输出阻抗不相同，无法完全匹配。因此，只要实现过冲，TTL，LVDS，422和其他信号的匹配就可以接受。

 

误区8：降低功耗完全与硬件人员有关，与软件无关。

评论：硬件只是一个舞台，而软件是表演者。总线上几乎每个芯片的访问和每个信号的翻转几乎都由软件控制。如果软件可以减少对外部存储器的访问次数（使用更多的寄存器变量，更多地使用内部CACHE等），则可以及时响应中断（中断通常使用上拉电阻进行低电平激活）和其他特定方式针对特定电路板的措施将为降低功耗做出巨大贡献